ACQ08E SDSXD-128G-000000
我的供应链 询价历史 我的订单
全部商品分类
产品分类 > FPGA/CPLD > Virtex UltraScale > XCVU125

可能感兴趣的商品

最近浏览过的商品

pic

XCVU125

厂商：
Xilinx
类别：
Virtex UltraScale
包装：
-
封装：
FLVB1517(40x40),FLVA1760(42.5x42.5),FLVD1924(45x45),FLVE1924(45x45),FLVJ1924(45x45),FLVA2377(50x50)
无铅情况/ROHS：
无铅
描述：
XCVU125

我要询价我要收藏

  • 参数
  • 描述
  • 文档
参数 数值
供应商设备封装 FLVB1517(40x40),FLVA1760(42.5x42.5),FLVD1924(45x45),FLVE1924(45x45),FLVJ1924(45x45),FLVA2377(50x50)
LAB/CLB数 716160
RAM 位总计 88.6Mb
逻辑元件/单元数 1253280
电源电压 0.97 V ~ 1.03 V
工作温度 -40°C ~ 100°C
安装类型 表面贴装
RoHS 无铅 / 符合限制有害物质指令(RoHS)规范要求
类别 集成电路 (IC)
标准包装 1
家庭 嵌入式 - FPGA（现场可编程门阵列）

Virtex UltraScale的价值和优势


价值优势
可编程系统集成
  • 多达 4.4M 逻辑单元，采用 20nm 工艺，和第 2 代 3D IC
  • 集成型 100G 以太网 MAC 和 150G Interlaken 内核
提升的系统性能
  • 高利用率使速度提升两个等级
  • 用于芯片对芯片、芯片对光纤和 28G 背板的 33G 收发器
  • 功耗减半的 16G 背板收发器
  • 2，400 Mb/s DDR4 可稳定工作在不同 PVT 条件下
BOM 成本削减
  • 成本降低达 50% – 是 Nx100G 系统每端口成本的?
  • VCXO 与 fPLL (分频锁相环) 的集成可降低时钟组件成本
  • 中间档速率等级芯片可支持 2，400 Mb/s DDR4
总功耗削减
  • 功耗比上一代降低 45%
  • 通过 的类似于 ASIC 的时钟实现精细粒度时钟门控功能
  • 增强型逻辑单元封装减小动态功耗
加速设计生产力
  • 与 Kintex UltraScale 器件引脚兼容，可扩展性高
  • 从 20nm 平面到 16nm FinFET 的无缝引脚迁移
  • 与 Vivado 设计套件协同优化，加快设计收敛


请选择文档类型：
Vivado Design Suite
文档名称 文档类型 软件 描述
ISE Design Suite
文档名称 文档类型 软件 描述
Copyright©2017 solecsy.com. All Rights Reserved    粤ICP备07509311号   软件企业认定证书 国家级高新技术企业称号 本站由速网科技提供CDN加速
版权所有：深圳市搜了网络科技股份有限公司